6. BIRA Techniques for 3D Memory
6.1 Redundancy Scheme for 3D Memory
3D memory에서는 KGD(Known-Good-Die)를 사용하며 이는 자체 포함된 Redundancy 요소로 수리된다. RA(Redundancy Analysis) 알고리즘의 성능에 따라 fixed redundancy scheme은 pre-bond와 post-bond 단계를 나누어 리던던시를 관리하지만, 사용되지 않은 리던던시가 낭비될 수 있다. 3D 메모리의 수율은 KGD에 부분적으로 의존하며, 자체 리던던시로 수리할 수 없는 메모리는 post-stacking redundancy-sharing 전략을 통해 KGD로 전환될 수 있다. pre-bond 테스트와 repair 이후 메모리 다이는 세 가지로 분류된다.
첫 번째는 결함이 없거나 self redundancy로 수리 가능한 다이고,
두 번째는 shared redundancy로 수리 가능한 다이며,
세 번째는 수리 불가능한 다이다. shared redundancy로 수리하려면 필요한 리던던시 수가 첫 번째 그룹의 남은 리던던시 수보다 작거나 같아야 한다.
6.1.1 Die-Share Redundancy Scheme
3D 스택 메모리에서 결함이 있는 다이는 수율을 크게 떨어뜨릴 수 있다. 이를 해결하기 위한 효과적인 방법 중 하나는 인접한 두 다이 간에 리던던시를 공유하는 Die-Share Redundancy Scheme이다. Figure 18은 Die-Share Redundancy Scheme의 spare architecture를 보여주는데
Figure 18(a)는 두 인접 다이 간 모든 리던던시(SR과 SC TSV의 합)를 공유하는 기본 구조이다.
반면 Figure 18(b)는 하드웨어 오버헤드를 줄이기 위해 여러 리던던시의 TSV를 공유하는 구조이다. 이 방식은 스택 후 발생하는 fualt cell은 분석할 수 없다는 단점이 있다. pre-bond와 post-bond 단계 간 리던던시 공유가 불가능해 post-bond 단계에서 효율성이 떨어진다.
6.1.2 Post-Share Redundancy Scheme
3D stkaced memory의 수리 과정은 pre-bond와 post-bond 두 단계로 나뉘며 shared redundancy를 적절한 단계에 배치하는 것이 중요하다. Post-Share Redundancy Scheme은 shared redundancy를 선택적으로 활용하며 이전에 연구된 다른 방식보다 높은 repair rate를 제공한다. pre-bond 단계에서 각 메모리 다이를 self redundancy로 수리하고 클러스터된 fault cell에 과도한 redundancy가 소모되지 않도록 일부를 post-bond 수리를 위해 예약한다.
post-bond 수리에서는 pre-bond 단계 후 남은 모든 redundancy를 사용하며, pre-bond에서 사용되지 않은 결함 셀은 마스크 처리되어 post-bond에서 활용되지 않도록 한다.
Figure 19(a)는 pre-bond 수리 과정에서 9개의 결함 셀을 두 개의 spare row와 한 개의 spare column으로 수리하였고 Figure19(b)는 post-bond 테스트에서 추가로 발견된 4개의 결함 셀을 남은 redundancy로 수리한 결과이다. post-bond 단계에서 redundancy를 공유해 수리가 가능하다.
6.2 Integration Methods
3D-IC 제조에는 WTW(Wafer-to-Wafer), DTW(Die-to-Wafer), DTD(Die-to-Die)라는 세 가지 스택 방식이 사용된다.
WTW 방식은 전체 웨이퍼를 직접 스택하는 방식으로 제조 과정이 단순하지만, 수율 손실이 크다. 웨이퍼를 자르지 않고 스택하기 때문에 좋은 다이가 나쁜 다이와 정렬될 수 있기 때문이다.
반면 DTW와 DTD 방식은 좋은 다이만 선택해 통합하므로 수율은 높지만 제조 과정이 복잡하다.
6.2.1 Iterative Matching Heuristic (IMH)
WTW 방식은 구현이 단순하지만 수율 손실이 크다. 이를 해결하기 위해 IMH(Iterative Matching Heuristic)는 반복적 매칭 알고리즘을 제안되었다.
IMH는 K개의 웨이퍼 로트를 스택하며, 하나의 웨이퍼 로트 Li는 N개의 웨이퍼 맵으로 구성된다.
K = {L1, L2, ....., Lk}
두 개의 웨이퍼 로트 L1과 L2간의 최적 적층을 위해 헝가리안 알고리즘(Hungarian algorithm)을 사용하여 bipartite graph에서 최대 매칭을 구한다. 이 그래프는 총 2N개의 노드와 N^2개의 엣지로 구성되며, 각 엣지는 두 웨이퍼 맵이 적층될 경우 생성되는 good die의 수를 나타낸다. 헝가리안 알고리즘은 총 양품 다이 수를 최대화하는 매칭을 찾아 새로운 웨이퍼 맵 집합 L1∘L2을 생성한다. 이후 IMH는 이를 반복적으로 확장하여 Li1∘Li2∘⋯∘LiK의 형태로 전체 K개의 로트를 적층한다. 이때 i1은 임의로 선택되며, 이후의 순서 i2,…,iK는 각 단계에서 기존 적층 결과와 결합했을 때 생성되는 good die의 수가 최대가 되도록 선택된다. 런타임은 O(K²N³), 메모리 요구량은 O(N²)이다.
6.2.2 Die-Selection Method Using Three Search-Space Conditions
기존 다이 선택 방법은 인접 다이 간 sharing redundancy에 초점을 맞췄지만 이 방식은 모든 메모리 다이를 고려해 수율을 크게 향상시킨다.
pre-bond 단계 후 다이는 Memory Die Classification Map을 구성하고 most difficult reparable 다이가 target 다이로 선택된다. target 다이가 복구되기 위해서는 다음 세 가지 조건을 모두 만족하는 Counterpart Die를 찾아야 한다. RT(CT)는 pre-bond 이후 target die의 the number of available spare rows(coumns)를 뜻하는데 negative면 필요한 additional spare row(colunm)를 뜻한다.
첫 번째 조건은 target Die의 필요한 additional spare row(colunm) -RT(-CT)가 Counterpart Die의 RC(CC)(the number of spare rows (columns)) 와 시스템 전체의 Spare row(clounm)RS(CS)범위 내에 있어야 하며, 수식으로는
{−RT ≤ RC ≤ RS}
로 표현된다.
두 번째 조건은 열(column)에 대해 동일하게 적용되며,
{−CT ≤ CC ≤ CS}
로 나타난다.
세 번째 조건은 single-cell fault를 고려한 것으로, target과 counterpart Die 각각의 단일 셀 고장 개수 ST,SC를 기준으로,
{−RT−CT+ST+SC ≤ RC+CC ≤ RS+CS}
의 부등식을 만족해야 한다.
Figure 21(a)에서는 RS = 1, CS = 2(SSR(SSC))인 조건 하에서 pre-bond 이후 각 메모리 다이를 네 가지 상태로 분류한다.
결함이 전혀 없는 fault-free, 자체 리던던시로 복구 가능한 self-reparable, 외부 리던던시가 필요한 inter-reparable, 어떤 방식으로도 복구 불가능한 irreparable 다이다. Figure 21(b)에서는 네 개의 다이 A, B, C, D에 대해 단일 셀 고장 수를 첨자로 부여하여 A₀, B₁, C₀, D₀로 표기한다. 이 중 A, C, D는 단일 셀 고장이 없고, B는 단일 셀 고장이 하나 있다. 우선 search-space condition (1)과 (2)만 적용했을 때는 A₀는 C₀나 D₀와 짝을 이룰 수 있지만, B₁는 조건을 만족하는 카운터파트 다이를 찾지 못한다. 이때 B₁는 condition (3)을 적용하여 상태를 업데이트한다. 만약 단일 셀 고장을 spare row로 복구하면 B의 상태는 BR로, spare column으로 복구하면 BC로 바뀐다. 이 중 BC는 C₀와 짝을 이룰 수 있으므로, 최종 die-selection 결과는 (BC, C₀), (A₀, D₀)로 결정된다.
3D BIRA Algorithm 대해선 더 많은 논문들을 찾아볼 필요가 있어보인다,,