운's

보호되어 있는 글입니다.

IoT와 Hardware SecurityIoT 기기들은 AI와 결합하여 사용자의 개인적인 정보들을 취득하고 이를 스스로 학습하여 편리하느 기능을 제공Federated Learning과 같은 구조에서는 사용자의 개인적인 정보로 학습된 데이ㅌ가 제삼자에게 무분별하게 넘질 수 있음데이터를 안전하게 보호하기 위해 데이터의 암호화 및 복호화 필수표준 암호화 알고리즘인 AES(Advanced Encryption Standard)를 활용하여 데이터를 안전하게 보호데이터를 암호화하기 위해서는 Key가 필요한데 난수성을 지닌 참 난수 발생기(TRNG, True Random Number Generator) 나 PUF(Physically Unclonable Function) 등을 활용 양자 컴퓨팅 시대에서의 데이터 보호비대..

AI 연산의 가속 방법곱셈-누적(Multiply and Accumulate, MAC)연산MAC 연산은 뉴런의 가중치와 입력값을 곱하고 그 결과를 누적하는 과적을 반복함(이는 신경망의 모든 계층에서 반복)MAC 연산이 걸리는 시간이 추론 속도를 크게 좌우함. MAC연산의 가속1) 전용 벡터 유닝 프로세싱 유닛이나 텐서 가속 유닛과 같은 하드웨어 모듈을 칩 상에 대량 집적하는 방식연산유닛의 대량 집적은 MAC 연산을 병렬로 수행할 수 있게하여 연산 속도를 극대화함.밑의 NVIDIA의 GPU 아키텍처는 매트릭스 연산에 특화된 구조로, 대규모 MAC 연산을 빠르게 수행할 수 있도록 설계 2) 데이터 재사용과 메모리 접근 효율을 극대화하는 방식MAC연산의 성능은 데이터 이동속도에도 크게 영향입력 데이터 가중치를 ..

데이터 전 처리머신러닝을 통해 최적화하고자하는 Input Parameter를 변수로 하여 split하여 엑셀 파일에 저장Ex) PMOS Width = 1E-6 ~ 1E-5Input data와 종속변수 Output Data를 각각 datas.xlsx파일과 target.xlsx파일을 만들어 저장(좌측이 datas, 우측이 target)  Colab에서 files.upload()함수를 사용하여 두 파일을 업로드X에 입력 데이터, Y에 출력 데이터를 넣고 0과 1사이로 정규화 함.훈련 데이터는 80퍼, 테스트 데이터는 20퍼로 놓고 테스트 데이터를 검증 데이터와 테스트 데이터로 분할  첫 번째 은닉층은 100개의 뉴런과 ReLU 활성화 함수, 입력 크기는 1.이후 추가 레이어는 각각 150개, 100개의 뉴런을..

DRAM cellAccess transitor 1개와 Capacitor 1개로 이루어진 메모리Capacitor는 데이터를 저장하는 역할Access transistor capacitor에 저장되는 데이터를 단속하는 역할Sense amplifierSense amplifier는 두개의 CMOS inverter로 구성Positive feedback를 통해 bitline의 변화량을 감지하여 증폭DRAM operationPrecharge를 통해 bit-line pair의 전위를 0.5VDD로 만들어줌Word-line enable를 통해 capacitor과 bit-line를 연결시킴Charge sharing을 통해 capacitor과 bit-line가 연결되어 둘의 전위가 동일하게 맞춰짐Sense amplifier를..

CMOS Inverter 파형 확인 습

특성 변화 원인시변(Time Variant)특성 변화스위칭 노이즈에 의한 공급전압, 바이어스 전압 변화온도 변화시불변(Time Invariant) 특성 변화공정(process) 산포에 의한 W, L, Vth등의 변화공급전압 및 바이어스 전압 오차문제점아날로그 회로의 경우 전압 이득, 대역폭 등을 변화시킴디지털 회로의 경우 타이밍에 변화를 주어 셋업 홀드 마진에 악영향 메모리인터페이스의 트레이닝전압 및 타이밍 마진 확보를 위한 다양한 트레이닝을 지원함Command/Address 트레이닝Command Bus TraningWrite Margin 트레이닝WCK2CK levelingWrite Data TrainingWCK Duty Cycle TrainingRead Margin 트레이닝Read Gate Traini..

송신회로메모리의 읽기 동작에서 사용되는 회로메모리 셀로부터 데이터를 읽어 순차적으로 직렬화시켜 출력함제품에 따라 CK를 사용하여 출력 DQS를 만들거나 WCK를 사용하여 출력 DQS를 만듦수신회로메모리의 쓰기 동작에서 사용되는 회로DQS(WCK)와 이에 동기화된 DQ를 수신하여 역직렬화 과정을 통해 데이터를 비트 단위로 분리하여 메모리 셀에 저장DQS 동기화 데이터를 CK 동기화 회로로 전달 저전력 메모리 인터페이스의 수신회로DQ 수신부와 DQS(또는 WCK) 신호를 DQ 신호를 정렬하는데 사용할 수 있도록 증폭 및 분배하는 DQS 수신부로 구성(샘플링 구조-1, ~LPDDR3) DQS의 상승 엣지와 하강 엣지(0도와 180도)를 사용하여 1:2 역직렬화를 수행함으로써 수신된 데이터의 홀수, 짝수번째 데..

메모리 인터페이스 통신 방식데이터 신호 형태Non-return-to-zero(NRZ)  (DDR, LPDDR, GDDR, HBM 등의 다수의 메모리에서 사용) 최신 그래픽용 메모리에서는 PAM 사용 데이터 신호 전송 방식Single-ended signaling차동 신호 방식은 입출력 핀이 많은 병렬 통신 구조에서 적합하지 않음 클록 신호 전송 방식Source synchronous signaling각 입출력 핀마다 클록 복원회로를 배치 및 구동하기에는 면적 및 전력소모가 매우 큼 메모리 인터페이스의 구조 CA (Command Address): DRAM에 명령과 주소를 전달하는 신호이다. 프로세서나 메모리 컨트롤러가 데이터를 읽거나 쓸 위치를 지정할 때 사용된다.VREF (Voltage Reference):..

유선통신반도체 칩과 칩 사이 정보를 주고받기 위해 PCB, 케이블 등과 같은 채널을 통해 전기신호를 송수신채널(Channel)데이터의 전송 경로무선 : 공기를 비롯한 다양 한 매질유선: 전선, 전송선, PCB tarce 등 도체 또는 광섬유데이터 신호의 형태RZ(Return-to-Zero): 1개의 데이터를 보낼 때 0을 추가로 함께 보냄NRZ(Non-Return-to-Zero): 보내고자 하는 데이터만 보냄PAM(Pulse Amplitude Modulation) : 송신하고자 하는 2비트 이상의 데이터의 조합에 따라 데이터 신호의 크기를 다르게 변조함(PAM4이면 4가지 level을 쓰는 것)동일한 양의 데이터를 전송하는데 필요한 주파수 대역 비교 f(RZ) > f(NRZ) > f(PAM)전송에 필요한..